ich habe dies Makefileproblem schon in rund ums Programmieren gepostet, aber leider nicht einen Tip bekommen. Es ist echt wichtig für mich. Allerdings glaub ich auch kaum, dass ich der erste bin, der dieses Problem hat. Daher will ich ganz frech hier nochmal posten und hoffen, dass einer einen Tip hat.

Ich versuche mit folgenden Code die Abhängigkeiten für ein Make-Target zu definieren, leider wird die IF Anweisung falsch ausgewertet. Wo ist also mein Fehler?

PROJECT_PATH_SOURCE=/a/b/c 
NAME_OF_EXECUTABLE=Test 
LINK_TO_EXECUTABLE = $(PROJECT_PATH_SOURCE)/$(NAME_OF_EXECUTABLE) 

...

ifeq ( $(wildcard $(LINK_TO_EXECUTABLE)) , "" ) 
BUILD_ALL_DEPENDENCIES=UBeeMeLibs MoversightSetup 
else 
BUILD_ALL_DEPENDENCIES= 
endif 

...

all: $(BUILD_ALL_DEPENDENCIES) 
@echo $(BUILD_ALL_DEPENDENCIES) 
--- do something

Fürs ifeq habe ich auch schon probiert:

ifeq ( $(wildcard $(LINK_TO_EXECUTABLE)) , ) 
ifeq ( ""+$(wildcard $(LINK_TO_EXECUTABLE)) , "" ) 
ifeq ( "x"+$(wildcard $(LINK_TO_EXECUTABLE)) , "x" )

Egal ob die Datei da ist, oder nicht, er geht immer in den else Fall. Jemand einen Tipp? Ich sehe glaub ich den Wald vor lauter Bäumen nicht. Danke!!!