Pipelining auf Mikroarchitektur- oder ISA-Ebene?

Findet Pipelining auf der Mikroarchitektur- oder ISA-Ebene statt?

So wie ich das kenne, wird beim Pipelining ein Prozessorzyklus, in dem (vorher) immer genau ein Mikrobefehl abgearbeitet wurde, in mehrere aufgeteilt, sodass mehrere Mikrobefehle versetzt gleichzeitig abgearbeitet werden können. --> Also Mikroarchitektur-Ebene?

Oder kann man das auch mit ISA-Befehlen machen? (bei CISC ist das bestimmt schwer, bei RISC fallen doch Mikroarchitektur und ISA zusammen?)

*push*

ich versteh kein wort

Studiert hier keiner Informatik? Ist die Frage ungenau gestellt?

Prozessorarchitektur lernen wir nicht so detailliert. Was relativ ausführlich behandelt wurde, sind Bus-Systeme, Caches, RAMs.

Auf jeden Fall findet das Pipelining auf Mikroarchitektur-Ebene statt, da das Pipelining nicht den Befehlssatz verändert, sondern Prozessorintern vorgenommen wird. Die Mikroarchitektur-Ebene implementiert sozusagen die ISA. Auf Mikroarchitektur-Ebene hast du zum Beispiel auch mehr Register als auf ISA, das sind alles Implementierungsdetails.

the_menace

pipelining findet nicht auf ISA Ebene statt. Dass muss eigentlich fuer die "Assembler" Transparent sein. Also, der vorgang des pipelining ... dass es das nicht wirklich ist, kann man durch die NOPs zeigen, die es manchmal *braucht* da es sonst zu echten datenkonflikten kommen kann (dann wird aber kein aufloesen der konflikte von der architektur unterstuetzt)
daher schaetze ich (deduktionsmaessig ^^) dass es auf "mikroarchitekturebene" (vhdl "ebene" waer imo auch moeglich) stattfindet.