Frage zu Load/Store-Architektur



  • Hallo,

    kann mir mal jemand erklären was genau mit Load/Store-Architektur gemeint ist. Es geht speziell um den ARM controller.

    Bei den Befehlen LDR und STR ist mir der Unterschied noch klar. Aber bei der Blockadressierung fehlt mir das Vorstellungsvermögen. Was genau passiert beim Laden/Speichern? Irgendwie ist es doch das gleiche. Ob ich jetz ein Register mit einem Wert lade oder einen Wert in einem Register speichere.

    Wär toll wenn mir das mal jemand veranschaulichen könnte, habe leider nichts dazu finden können.

    Danke schonmal!



  • http://de.wikipedia.org/wiki/Load/Store-Architektur erklaert es allgemein IMHO ausreichend.

    Falls du mehr wissen willst, formuliere deine Frage bitte genauer.



  • wie so oft kommt einem die idee mit der Frage.

    Kann es sein, das sich Load bzw. Store immer auf den Speicher bezieht.

    Also LOAD aus Speicher in Register

    Und STORE aus Register in Speicher

    ...ist halt verwirrend, weil man ja bspw. auch Konstanten lädt



  • Jo, exakt darum geht es. Bei Load/Store-Architekturen kannst du nur ueber spezielle Load/Store-Befehle auf den Speicher zugreifen, waehrend du bei anderen Architekturen wie dem x86 mit so ziemlich jedem Befehl auf den RAM zugreifen kannst.



  • edit: unten stehts richtig



  • ok, und danke für die schnelle hilfe



  • volkard schrieb:

    Load bzw. Store beziehen sich immer auf die Register.
    Also LOAD in Register aus Speicher
    Und STORE in Register aus Speicher

    😕
    Meinst du vielleicht
    Also LOAD in Register aus Speicher
    Und STORE aus Register in Speicher
    ?
    Andernfalls: Was willst du damit sagen?



  • Nobuo T schrieb:

    Meinst du vielleicht
    Also LOAD in Register aus Speicher
    Und STORE aus Register in Speicher
    ?

    ups, klar.



  • bbsuisse schrieb:

    Es geht speziell um den ARM controller.

    ja, ARM-CPUs kennen meines wissens nach keine memory-to-memory transfers. ist irgendwie ein nachteil, deshalb haben reale ARM-basierte systeme oft 'nen DMA-controller drin (z.b. die auch von ARM stammenden 'pimecells'). die werden dann gleich für peripheral-to-memory, umgekehrt und sogar für peripheral-to-peripheral transfers eingesetzt. was arm-systeme, selbst mit relativ kleinen taktfrequenzen von ~70Mhz zu wahren raketen machen kann.
    🙂


Log in to reply