Zusammenhang von CPU-Takt und CPU-Spannung



  • Welcher Zusammenhang besteht zwischen CPU-Takt und CPU-Spannung? Der Takt wird meins wissens außerhalb der CPU generiert, mit dem Takt steigt jedoch auch immer die Spannung, wie man z.B. bei SpeedStep leicht beobachten kann.

    Also wenn dem so ist, warum muss mit dem Takt auch die Spannung erhöht werden?



  • Ich schätze mal bei einem höheren Takt erhöht sich der Widerstand und deswegen braucht man eine höhere Spannung. Aber das ist nur eine Vermutung von mir.



  • bei einem höheren Takt erhöht sich der Widerstand

    Prinizipiell wird kein Strom im Chip transportiert. Aber fuer gewoehnlich: Mehr Leistung, benoetigt auch mehr Energie. Rechnen als Prozess ist dissipativ.



  • ich schaetze mal, man braucht mehr spannung, um die kondensatoren schneller befuellen zu koennen.



  • knivil schrieb:

    bei einem höheren Takt erhöht sich der Widerstand

    Prinizipiell wird kein Strom im Chip transportiert. Aber fuer gewoehnlich: Mehr Leistung, benoetigt auch mehr Energie. Rechnen als Prozess ist dissipativ.

    Mehr Energie != mehr Spannung. Der höhere Energieverbrauch ergibt sich schon daraus, dass die Energie hauptsächlich für Schaltvorgänge benötigt wird, und dass es davon entsprechend mehr pro Sekunde gibt.



  • Wie willst du sonst mehr Energie liefern, wenn nicht ueber die Spannung?



  • 😕

    Wie ich schon schrub, durch häufigere Schaltvorgänge. Stell dir vor, du schaltest einmal am Tag für 1 Minute das Licht ein. Jetzt stellst du um auf zweimal pro Tag je 1 Minute. Doppelter Energieverbrauch, immer noch 230V.



  • Prinizipiell wird kein Strom im Chip transportiert

    Nicht ? Ich dachte bisher das da immer Strom fließt. (Die einfachste Form der Leistung ist ja P=U*I, auch wenn die Formel dem Vorgang bei weitem nicht gerecht wird.)



  • bashar hat offensichtlich keine etechnik/dtechnik vorlesungen gehört.



  • Knuddlbaer schrieb:

    Prinizipiell wird kein Strom im Chip transportiert

    Nicht ? Ich dachte bisher das da immer Strom fließt.

    Wie gesagt, nur während der Schaltvorgänge (siehe Wikipedia zum Thema CMOS.)



  • Ich dachte bisher das da immer Strom fließt.

    Nein, es sind nur noch elekrtische Felder und naja, ich bezeichne es mal als Magie ... Nur Leckstrom fliesst noch an der Oberflaeche des Chips und ist der Grund, warum du kuehlen musst.

    @Bashar: Deine Argumentation ist richtig, gilt aber nur fuer mechanische Schaltvorgaenge. Die Energie fuer das betaetigen des Schalters muss ja auch irgendwoher kommen. Auch fliesst dort Strom.

    Natuerlich gibt es viele Gruende, aber wenn man es richtig machen moechte, dann wirds es sehr viel komplizierter.



  • im FET-Schalter fließt praktisch nur im Moment des Umschaltens nennenswerter Strom, da diese Schalter spannungsgesteuert sind. Bei bipolaren Schaltungen ist das anders, die sind stromgesteuert und können - je nach Schaltung - auch im stationären "Ein"-Zustand nennenswerten Basisstrom verbrauchen.
    Sollte man nicht verwechseln.



  • knivil schrieb:

    Ich dachte bisher das da immer Strom fließt.

    Nein, es sind nur noch elekrtische Felder und naja, ich bezeichne es mal als Magie ... Nur Leckstrom fliesst noch an der Oberflaeche des Chips und ist der Grund, warum du kuehlen musst.

    Auauauauauau.



  • knivil schrieb:

    @Bashar: Deine Argumentation ist richtig, gilt aber nur fuer mechanische Schaltvorgaenge. Die Energie fuer das betaetigen des Schalters muss ja auch irgendwoher kommen. Auch fliesst dort Strom.

    Was ist denn das für ein Diskussionsbeitrag, hab ich dir irgendwas getan?



  • Tim schrieb:

    Auauauauauau.

    Oh ja, ich haette natuerlich die Schaltvorgaenge moderner Transistoren hier lang und breit erlaeutern sollen. Leider wollte ich es kompatibel zur Masse gestallten, Entschuldigung ...

    Desweiteren hier ein kleines Zitat Arthur C. Clarke:

    Jede hinreichend fortschrittliche Technologie ist von Magie nicht zu unterscheiden.

    Nur weil die Prinzipien mir bekannt sind, ist es fuer mich immer noch Magie.:)

    @Bashar: Ich wollte dir nicht zu nahe treten, weiss auch grad nicht, wie ich das getan haben koennte, tschuldigung ... ich bezog mich auf dein Lich an/Licht aus Beispiel.



  • Oh ja, ich haette natuerlich die Schaltvorgaenge moderner Transistoren hier lang und breit erlaeutern sollen. Leider wollte ich es kompatibel zur Masse gestallten

    E-Techniker-kompatibel würde wohl genügen, denke ich.



  • smacker schrieb:

    bashar hat offensichtlich keine etechnik/dtechnik vorlesungen gehört.

    Seit er sein E-Technik-Studium abgeschlossen hat vermutlich nicht mehr, nein.



  • knivil schrieb:

    bei einem höheren Takt erhöht sich der Widerstand

    Prinizipiell wird kein Strom im Chip transportiert.

    Doch, bei jedem Schaltvorgang.

    Und es erhöht sich zwar nicht der Widerstand mit höherem Takt, aber für kürzere Schaltzeiten braucht man einfach höhere Spannung. Damit man eben die Kapazitäten der FETs schneller bis zur Schaltschwelle "umladen" kann.



  • knivil schrieb:

    Tim schrieb:

    Auauauauauau.

    Oh ja, ich haette natuerlich die Schaltvorgaenge moderner Transistoren hier lang und breit erlaeutern sollen. Leider wollte ich es kompatibel zur Masse gestallten, Entschuldigung ...

    Indem du schlicht falsches erzählst? Interessantes Vorgehen, solltest Politiker werden 😉



  • Kein Experte schrieb:

    Welcher Zusammenhang besteht zwischen CPU-Takt und CPU-Spannung? Der Takt wird meins wissens außerhalb der CPU generiert, mit dem Takt steigt jedoch auch immer die Spannung, wie man z.B. bei SpeedStep leicht beobachten kann.
    Also wenn dem so ist, warum muss mit dem Takt auch die Spannung erhöht werden?

    die signale sind nicht 100% rechteckig, sondern die flanken sind immer etwas verschliffen (leiterbahnen z.b. haben induktivitäten in längsrichtung und kapazitäten zu ihren nachbarn). je kürzer die impulse (hohe frequenz), desto schlimmer sehen die flanken aus. mit 'ner leichten spannungserhöhung kannste dem etwas entgegenwirken.
    🙂


Anmelden zum Antworten