IRQ 8-15 haben in der Rangfolge höhere Priorität als IRO 3-7



  • weil der Interrupt Controller der die IRQs 8-15 verwaltet, selbst wieder an IRQ 2 hängt.

    Damit haben IRQ 3-7 einen geringeren Rang bzw. eine geringere Priorität, als die größeren IRQ Nummern 8-15.

    Ist das so korrekt?



  • Die Frage bezieht sich natürlich auf den x86 PC.

    Bei anderen CPU Architekturen und Computern mag das alles anders ein.



  • Sind hier alle mit der Frage überfragt?



  • Nein, wohl eher zu faul zum antworten 😃

    Ja, es ist tatsaechlich so, wie du sagst. Die IRQs, die vom zweiten PIC generiert werden, haben eine hoehere Prioritaet als IRQ 3-7.

    Genau genommen ist es folgende Reihenfolge: 0, 1, 8, 2/9, 10, 11, 12, 13, 14, 15, 3, 4, 5, 6, 7.



  • Jonas OSDever schrieb:

    Nein, wohl eher zu faul zum antworten 😃

    Ja, es ist tatsaechlich so, wie du sagst. Die IRQs, die vom zweiten PIC generiert werden, haben eine hoehere Prioritaet als IRQ 3-7.

    Genau genommen ist es folgende Reihenfolge: 0, 1, 8, 2/9, 10, 11, 12, 13, 14, 15, 3, 4, 5, 6, 7.

    Danke für deine Antwort.
    Aber warum steht IRQ 2 bei der 9?
    Ich wäre jetzt davon ausgegangen, dass er bei der 8 stehen müßte.



  • Und dann gleich noch eine Frage.

    Hat es Geschwindigkeitsmäßig etwas gebracht, wenn man z.b. der Grafikkarte einen IRQ mit möglichst größer Priorität gab.
    Z.B. in dem man diese auf IRQ 8 setzte?

    Und falls ja, ist dann IRQ 13 für den CoProzessor dann nicht etwas langsam?
    FPU Berechnungen braucht man doch ständig und die Geschwindigkeit der Ausführung ist hier doch ebenfalls sehr relevant.



  • Der x87 Koprozessor nutzt den Interrupt nur um Fehler zu signalisieren. Bei der Fehlerbehandlung ist die Latenz durch die Priorität des Interrupts wahrscheinlich vernachlässigbar, da man eh aus dem normalen Programmfluss springt. Deswegen kann er ruhig ganz weit hinten stehen.

    Bei Grafikkarten weiß ich nicht genau wie diese Interrupts nutzen. Sie könnten evtl. den Abschluss nebenläufig durchgeführter Aktionen (z.B. Datenübertragung ala DMA) signalisieren. Das würde man dann aber auch nur bei Aktionen nutzen, bei denen die Dauer der Aktion deutlich größer ist als die Latenz für die Interrupts. Von daher würde ich einfach mal vermuten das Grafikkarten gar nicht so viele Interrupts nutzen und somit die Priorität auch nicht so ausschlaggebend ist.

    Wichtiger ist die Priorität bei Timer oder Eingabegeräte, die signalisieren das Daten vorhanden sind, die abgerufen werden müssen da sie sonst verloren gehen.


Log in to reply