Software lässt CPU extrem schnell altern



  • http://www.golem.de/news/geplante-obsoleszenz-diese-software-laesst-computer-rasend-schnell-altern-1510-117064.html

    Weiß jemand welche belastenden Operationen das, z.B. bei einer modernen Intel-CPU, sein könnten?


  • Mod

    Hier eine seriöse(re) Darstellung, die auch deine Fragen beantworten dürfte:
    http://www.heise.de/newsticker/meldung/Boesartige-Software-kann-Prozessoren-schneller-altern-lassen-2853329.html



  • Bringt mich auf einen Lacher, den mein alter Prof in Digitaltechnik mit der Frage hervorgerufen hat, ob man besser ein Hi oder ein Lo für eine logische 1 setzen soll. 🤡
    Ein Student tiefernst: "Besser eine Null, weil dann nutzen sich die Bits nicht so schnell ab". 👍

    Jenseits des Lachers, irgendwie gewinnt das mehr an Realität, als man denkt.
    Puh, was weiß ich selber noch? Thermische Migration ist ein Problem bei Halbleitern und Transitionen (also HiLo- Wechsel) sind folglich zu vermeiden. Erstaunlich, daß da wirklich mal jmd. eine Schwachstelle gefunden hat.

    Deswegen frage ich mich manchmal, warum sich bei asynchronen Schaltwerken so wenig getan hat ... 😕


  • Mod

    pointercrash() schrieb:

    Bringt mich auf einen Lacher, den mein alter Prof in Digitaltechnik mit der Frage hervorgerufen hat, ob man besser ein Hi oder ein Lo für eine logische 1 setzen soll. 🤡
    Ein Student tiefernst: "Besser eine Null, weil dann nutzen sich die Bits nicht so schnell ab". 👍

    Das mag jetzt dumm klingen, aber gibt es auf die Frage auch eine "richtige" Antwort? Der Prof wird die Frage schließlich nicht zum Spaß gestellt haben.



  • SeppJ schrieb:

    Das mag jetzt dumm klingen, aber gibt es auf die Frage auch eine "richtige" Antwort? Der Prof wird die Frage schließlich nicht zum Spaß gestellt haben.

    Er hatte sie zum Spaß gestellt und Du bringst mich da ins Schwimmen, weil auch die Darlegung sehr diffus ist, ein paar why- comments gibt auch in der wiki dazu.
    P-und N- MOS bilden das Komplex von CMOS, eigentlich immer noch unsere Basis. Der eine FET öffnet, der andere schließt und Vice versa.
    So, jetzt macht das NTBI den P-MOS als Hauptschuldigen aus, weil der anfälliger für thermische Migration ist, aber der reißt auch irgendwann sein Komplementär mit ins Grab.

    Thermische Migration heißt, an der Stelle fließt zuviel Strom und verschiebt funktionale Ionen, sprich, der Widerstand steigt, Spannungs- und Leistungsabfall damit.

    Aaalso, pc() orakelt ein bisserl, aber wenn ich da was exploiten wollte, würde ich mir die opcodes einer CPU angucken, die die p-MOS mehr stressen würden, der Rest ergibt sich, wenn der Artikel stimmt. Aber sogar über die Transitions schweigt sich der Artikel aus, also ob Lo->Hi böser ist als Hi->Lo.

    Aber dafür bin ich zu doof oder kriege zuwenig Geld dafür, darüber nachzudenken. Ah, p-MOS im Sperrbetrieb tut nix, deswegen den lange dort halten.

    War zumindest der Versuch einer ernsthaften Antwort.



  • Ah, war gerade beim Oszillographieren eines PWM- Outs, da ist mir was eingefallen.

    Prinzipiell sind Transitionen das wirklich Schädliche für CMOS, denn nur da fließt Strom, fällt Leistung ab (führt zur thermischen Migration).
    Deswegen geht Overclocking genau solange gut, solange
    a) Alle Gatter noch rechtzeitig schalten
    b) Die Leistung abgeführt wird
    c) und keine lokalen Überhitzungen stattfinden.

    Normalerweise findet a) vor b) statt, weil sich das Timing mit steigender Temperatur verschlechtert, das Teil stürzt klassisch ab.

    b) wird allgemein als TDP (thermal design power) gehandhabt, aber das ist zu pauschal für die abermilliarden Gatter. Ist nur eine grobe Aussage, wieviel Abwärme das Ding erzeugt, aber wird sie nicht gut abgeführt, wird der Baustein temporär durch steigende Innenwiderstände instabil und langfristig altert er. Kommt hauptsächlich

    c) in Frage. So, wie man weder einen Pot Wasser noch ein kaltes Zimmer mit einem Streichholz heißmachen kann, so kann man sich dennoch die Pfoten dran verbrennen.

    Ergibt zwei Exploit- Ansätze, gerne auch kombiniert:
    - man sorgt für massive lokale Transitionen (lokales overclocking quasi)
    - man nützt die Empfindlichkeit für bestimmte Folgen aus, also hi-lo-hi oder lo-hi-lo in sehr kurzer Zeit gegenüber einem Gesamtzyklus (PWM-Effekt).

    Inwieweit sich daraus Erkenntnisse ziehen lassen, ob hi oder lo für 1b stehen sollen, lasse ich mal dahingestellt.


Log in to reply